第10章 组合逻辑电路.ppt

,,,,,,,,,,,主编李中发制作李中发2003年7月,电工电子技术基础,第1O章组合逻辑电路,学习要点二进制、二进制与十进制的相互转换逻辑代数的公式与定理、逻辑函数化简逻辑门电路的逻辑符号及逻辑功能组合电路的分析方法和设计方法典型组合逻辑电路的功能,第1O章组合逻辑电路,10.1数字电路概述10.2逻辑门电路10.3逻辑函数及其化简10.4组合逻辑电路的分析与设计10.5组合逻辑部件,10.1数字电路概述,10.1.1数字信号与数字电路,,模拟信号在时间上和数值上连续的信号。,数字信号在时间上和数值上不连续的（即离散的）信号。,u,u,,模拟信号波形,数字信号波形,t,t,,对模拟信号进行传输、处理的电子线路称为模拟电路。,对数字信号进行传输、处理的电子线路称为数字电路。,,,,,（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。,数字电路的特点,（1）进位制表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。,10.1.2数制与编码,,（2）基数进位制的基数，就是在该进位制中可能用到的数码个数。,（3）位权（位的权数）在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,,,1、数制,数码为0～9；基数是10。运算规律逢十进一，即9＋1＝10。十进制数的权展开式,1、十进制,５５５５,５１０３＝５０００,５１０２＝５００,５１０１＝５０,５１００＝５,,,,,,＝５５５５,103、102、101、100称为十进制的权。各数位的权是10的幂。,同样的数码在不同的数位上代表的数值不同。,＋,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。,即555510＝5103＋5102＋5101＋5100,又如209.0410＝2102＋0101＋9100＋010－1＋410－2,2、二进制,数码为0、1；基数是2。运算规律逢二进一，即1＋1＝10。二进制数的权展开式如101.012＝122＋021＋120＋02－1＋12－2＝5.2510,加法规则000，011，101，1110乘法规则0.00，0.10，1.00，1.11,运算规则,各数位的权是２的幂,,,,,,,二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。,数码为0～7；基数是8。运算规律逢八进一，即7＋1＝10。八进制数的权展开式如207.0410＝282＋081＋780＋08－1＋48－2＝135.062510,3、八进制,4、十六进制,数码为0～9、A～F；基数是16。运算规律逢十六进一，即F＋1＝10。十六进制数的权展开式如D8.A2＝13161＋8160＋1016－1＝216.62510,各数位的权是8的幂,,,,,,各数位的权是16的幂,,,,结论,①一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。②如果一个N进制数M包含ｎ位整数和ｍ位小数，即an-1an-2a1a0a－1a－2a－m2则该数的权展开式为M2＝an-1Nn-1＋an-2Nn-2＋＋a1N1＋a0N0＋a－1N-1＋a－2N-2＋＋a－mN-m③由权展开式很容易将一个N进制数转换为十进制数。,数制转换,（1）二进制数转换为八进制数将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。,将N进制数按权展开，即可以转换为十进制数。,1、二进制数与八进制数的相互转换,1101010.01,,,00,0,,＝152.28,（2）八进制数转换为二进制数将每位八进制数用3位二进制数表示。,011111100.010110,,,374.268,2、二进制数与十六进制数的相互转换,111010100.011,,,000,0,,＝1D4.616,101011110100.01110110,AF4.7616,二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。,3、十进制数转换为二进制数,采用的方法基数连除、连乘法原理将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。,,整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。,小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。,所以44.37510＝101100.0112,,,采用基数连除、连乘法，可将十进制数转换为任意的N进制数。,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。,,,数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢用编码可以解决此问题。,二-十进制代码用4位二进制数b3b2b1b0来表示十进制数中的09十个数码。简称BCD码。,,2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。,用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421BCD码。,2、编码,10.2逻辑门电路,获得高、低电平的基本方法利用半导体开关元件的导通、截止（即开、关）两种工作状态。,逻辑0和1电子电路中用高、低电平来表示。,逻辑门电路用以实现基本和常用逻辑运算的电子电路。简称门电路。,,,,基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。,10.2.1基本逻辑关系及其门电路,1、与逻辑和与门电路,当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。,FAB,与门的逻辑功能可概括为输入有0，输出为0；输入全1，输出为1。,FAB,逻辑与（逻辑乘）的运算规则为,与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。,2、或逻辑和或门电路,在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或逻辑关系的电路称为或门。,FAB,或门的逻辑功能可概括为输入有1，输出为1；输入全0，输出为0。,FAB,逻辑或（逻辑加）的运算规则为,或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。,3、非逻辑和非门电路,决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。,输入A为高电平13V时，三极管饱和导通，输出F为低电平0（0V；输入A为低电平00V时，三极管截止，输出F为高电平1（3V。,逻辑非（逻辑反）的运算规则为,4、复合门电路,将与门、或门、非门组合起来，可以构成多种复合门电路。,由与门和非门构成与非门。,（1）与非门,与非门的逻辑功能可概括为输入有0，输出为1；输入全1，输出为0。,由或门和非门构成或非门。,（2）或非门,或非门的逻辑功能可概括为输入有1，输出为0；输入全0，输出为1。,10.2.2集成门电路,1、TTL与非门,①输入信号不全为1如uA0.3V，uB3.6V,,1V,,,,则uB10.30.71V，V2、V5截止，V3、V4导通,忽略iB3，输出端的电位为,输出F为高电平1。,uF≈50.70.7＝3.6V,②输入信号全为1如uAuB3.6V,,2.1V,,,,则uB12.1V，V2、V5导通，V3、V4截止,输出端的电位为,uFUCES＝0.3V,输出F为低电平0。,功能表,真值表,逻辑表达式,输入有0，输出为1；输入全1，输出为0。,内含4个两输入端的与非门，电源线及地线公用。,内含两个4输入端的与非门，电源线及地线公用。,2、CMOS门电路,（1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。（2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。,CMOS非门,CMOS与非门,①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。,②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。,CMOS或非门,①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。,②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。,10.3逻辑函数及其化简,将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。,10.3.1逻辑代数的公式和定理,（2）基本运算,（1）常量之间的关系,分别令A0及A1代入这些公式，即可证明它们的正确性。,（3）基本定理,利用真值表很容易证明这些公式的正确性。如证明ABBA,ABACAAABACBC,分配率ABCABAC,AABACBC,AAA,A1BCBC,分配率ABCABAC,ABC,A11,证明分配率ABAABAC,证明,,,,分配率ABCABAC,A11,,逻辑函数有5种表示形式真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。,10.3.2逻辑函数的表示方法,1、真值表,真值表是由变量的所有可能取值组合及其对应的函数值所构成的表格。,真值表列写方法每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。,,,例如当A、B取值相同时，函数值为0；否则，函数取值为1。,,2、逻辑表达式,逻辑表达式是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。,,,3、逻辑图,逻辑图是由表示逻辑运算的逻辑符号所构成的图形。,,F＝ＡＢ＋ＢＣ,ＡＢ,ＢＣ,4、波形图,波形图是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。,,F＝ＡＢ＋ＢＣ,００００,００１０,０１００,０１１１,１０００,１０１０,１１０１,１１１１,００００,,,,,F,,,,10.3.3逻辑函数的化简,若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。,,运用摩根定律,,,,,运用分配律,,,,,,运用分配律,逻辑函数化简的意义逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。,,,,,运用摩根定律,利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。,,,,,,如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。,利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。,,,,利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。,,,组合逻辑电路输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。,10.4组合逻辑电路的分析与设计,10.4.1组合逻辑电路的分析,逻辑图,逻辑表达式,,,1,1,,最简与或表达式,化简,2,,,2,从输入到输出逐级写出,最简与或表达式,,3,真值表,,3,,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路只要有2票或3票同意，表决就通过。,,4,逻辑图,逻辑表达式,例,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为A、B中只要一个为0，Y1；A、B全为1时，Y0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,10.4.2组合逻辑电路的设计,真值表,电路功能描述,,例用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。,设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。,,1,穷举法,1,,2,逻辑表达式,,最简与或表达式,化简,3,,2,,4,逻辑变换,,,3,4,,5,逻辑电路图,,5,真值表,电路功能描述,,例用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,,1,穷举法,1,,2,,2,逻辑表达式,,3,最简与或表达式,化简,4,,5,逻辑变换,,逻辑电路图,,3,,化简,4,5,,10.5组合逻辑电路部件,组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的组合逻辑部件有加法器、数值比较器、编码器、译码器、数据选择器和数据分配器等。,1、半加器,10.5.1加法器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,,,,,加数,,本位的和,向高位的进位,,,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,,Ai、Bi加数，Ci-1低位来的进位，Si本位的和，Ci向高位的进位。,全加器的逻辑图和逻辑符号,实现多位二进制数相加的电路称为加法器。,串行进位加法器,,构成把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点进位信号是由低位向高位逐级传递的，速度不高。,为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。,10.5.2数值比较器,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。,,设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。,1位数值比较器,逻辑表达式,逻辑图,10.5.3编码器,实现编码操作的电路称为编码器。,,1、3位二进制编码器,输入8个互斥的信号输出3位二进制代码,真值表,逻辑表达式,逻辑图,2、8421码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑图,3、3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,10.5.4译码器,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,1、二进制译码器,3位二进制译码器,真值表,输入3位二进制代码输出8个互斥的信号,逻辑表达式,逻辑图,电路特点与门组成的阵列,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,2、8421码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,,,真值表,逻辑表达式,逻辑图,3、显示译码器,数码显示器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,,bcfg1，ade0时,cdefg1，ab0时,共阴极,显示译码器真值表,真值表仅适用于共阴极LED,10.5.54选1数据选择器,真值表,逻辑表达式,,地址变量,,输入数据,,,由地址码决定从４路输入中选择哪１路输出。,逻辑图,10.5.61路-4路数据分配器,由地址码决定将输入数据Ｄ送给哪１路输出。,真值表,逻辑表达式,,地址变量,,输入数据,,,逻辑图,