机电工程系(2).ppt

第2章微处理器,2.18086微处理器的结构2.1.18086的功能结构2.1.28086的寄存器结构2.1.38086的工作模式和引脚特性2.28086的系统组成和总线时序2.2.18086的系统组成2.2.28086的总线时序2.3高档微处理器2.3.180386微处理器2.3.2Pentium微处理器2.3.3Intel新技术,第2章微处理器,微处理器，中央处理单元（CentralProcessingUnit,CPU采用大规模（LSI）或超大规模集成电路（VLSI）技术制成的半导体芯片。它将控制单元，寄存器组，算术逻辑单元（ALU）及内部总线集成在芯片上，组成具有运算器和控制器功能的部件。,2.18086微处理器的结构,8086是Intel系列的第三代16位微处理器HMOS高密度工艺每片集成4万多只晶体管单一5v电源主频为5MHz/10MHz内部和外部的数据总线宽度是16位，地址总线宽度20位，可导址空间达220，即1MB。,2.1.18086的功能结构,执行部件EU（cutionUnit）由运算器、寄存器组、控制器等组成，负责指令的执行总线接口部件BIU（BusInterfaceUnit）由指令队列、地址加法器、总线控制逻辑等组成，负责与系统总线打交道,数据寄存器,指针和变址寄存器,8086CPU的内部功能结构框图,1.执行部件EU,1EU的功能A.从BIU的指令队列缓冲器中取出指令，由EU控制器的指令译码器译码产生相应的操作控制信号给各部件B.对操作数进行算术运算和逻辑运算，并将运算结果的状态特征保存到状态寄存器FR中C.EU不直接与CPU外部系统相连，当需要与主存储器或I/O设备交换数据时，EU向BIU发出命令，并提供给BIU16位有效地址及所需传送的数据,2执行部件EU的组成A.EU由算术逻辑单元ALUB.通用数据寄存器组C.地址指针和变址寄存器D.标志寄存器E.数据暂存寄存器F.EU控制器组成,1.执行部件EU,（3）EU的特点A.通用数据寄存器AX，BX，CX，DX，既可以作16位寄存器使用，也可以分成高、低8位分别作两个8位寄存器使用。地址指针BP，SP和变址寄存器SI，DI都是16位寄存器。B.ALU的核心是16位二进制加法器C.16位状态标志寄存器（7位未用）存放操作后的状态特征和设置的控制标志。如下图所示D.EU控制器是执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。,1.执行部件EU,2.总线接口部件BIU,1BIU的功能1BIU从主存取指令送到指令队列缓冲器2CPU执行指令时，总线接口单元要配合EU从指定的主存单元或外设端口中取数据，将数据传送给EU或把EU的操作结果传送到指定的主存单元或外设端口中3计算并形成访问存储器的20位物理地址,2.总线接口部件BIU,3BIU的组成14个16位段寄存器216位指令指针寄存器320位物理地址加法器46字节指令队列及总线控制逻辑,2.总线接口部件BIU,3BIU的特点1指令队列是由6个字节的寄存器组成（8088指令队列由4个字节组成），采用“先进先出”原则。2地址加法器是用来产生20位存储器物理地址的。物理地址的计算公式为物理地址20位段基址16位16偏移地址16位38086分配20条引脚线分时传送20位地址，16位数据和4位状态信息。,2.总线接口部件BIU,,2.1.28086的寄存器结构,三组信息寄存器通用数据寄存器组地址指针和变址寄存器段寄存器组一个标志寄存器指令指针寄存器IP,,1.通用数据寄存器,四个16位通用寄存器AX,BX,CX和DX可以拆成两个独立的8位寄存器使用参与算术和逻辑运算，但它们还有各自特殊的用途。,表2-18086中通用寄存器的一般用法和隐含用法,2.指针及变址寄存器（4个16位寄存器）,EU中有两个地址指针寄存器和两个变址寄存器，它们分别为SP（StackPointer），堆栈指针寄存器BP（BasePointer），基址指针寄存器SI（SourceIndex），源变址寄存器DI（DestinationIndex），目的变址寄存器它们的应用如图所示,表2-28086中地址寄存器的一般用法和隐含用法,,,8086寄存器的特别说明,18086的堆栈及堆栈操作有以下特点双字节操作。即每次进、出栈的数据均为两字节。且高位字节对应高地址，低位字节对应低地址。无论是源操作数还是目的操作数，也无论是存储器操作数还是寄存器操作数，都必须按这个原则执行。堆栈向低地址方向生成。数据每次进栈时堆栈指针SP向低地址方向移动减2；反之，数据出栈时，SP向高地址方向移动加22BP、BX都被称为基址指针，但两者用法不同。BP只能寻址堆栈段段缺省，不允许段跨越；BX可以寻址数据段段缺省，也可以寻址附加段段跨越。3由于大多数算术和逻辑运算中又可以使用BP、SP和变址寄存器，因而也将这4个寄存器归入通用寄存器组。使用中应该注意这4个寄存器只能用于16位的存取操作,3.段寄存器,8086CPU中有4个段寄存器，用于存放当前程序所用的各段的起始地址，也称为段的基地址。1.代码段寄存器CS（CodeSegment）其内容左移4位再加上指令指针IP的内容，就形成下一条要执行的指令存放的实际物理地址。2.数据段寄存器DS（DataSegment）DS中的内容左移4位再加上按指令中存储器寻址方式计算出来的偏移地址，即为数据段指定的单元进行读写的地址。3.堆栈段寄存器SS（StackSegment）堆栈是按“后进先出”原则组织的一个特别存储区。操作数的存放地址是由SS的内容左移4位再加上SP的内容而形成的。4.附加段寄存器ES（ExtendedSegment）附加段是在进行字符串操作时作为目的区地址使用的一个附加数据段。在字符串操作指令中SI作为源变址寄存器，DI作为目的变址寄存器，其内容都是偏移地址。,,SP，BP，SI，DI与段寄存器联用说明,（1）SP,BP与SS联用→确定堆栈段中某一存储器单元的地址，SP用来表示栈顶的偏移地址，BP可作为堆栈区中的一个基地址以便访问堆栈中的其他信息。（2）SI,DI与DS联用→确定数据段中某一存储器单元的地址，SI和DI有自动增量和自动减量的功能。在串处理指令中，SI和DI作为隐含的源变址和目的变址寄存器，SI和DS联用，DI和ES联用，分别达到在数据段和附加段中寻址的目的。（3）DF为1，SI、DI减量，由高地址向低地址处理；DF为0，SI、DI增量，由低地址向高地址处理,4.指令指针寄存器和标志寄存器,（1）指令指针寄存器IP指令指针寄存器IP是一个16位的表示地址指针的寄存器（2）标志寄存器FR（FlagRegister）标志寄存器也称为程序状态字PSW（ProgramStatusWord）寄存器，它是一个16位的标志寄存器，但仅使用其中的9位。其中CF,OF,AF,ZF,SF,PF为6个状态标志位；DF，IF和TF为3个控制标志位。如下图所示,,状态信息由中央处理机根据计算机的结果自动设置，6位状态位的意义说明如下OF（OverFlag）溢出标志溢出为1SF（SignFlag）符号标志负为1，取最高有效位ZF（ZeroFlag）零标志是0为1CFCarryFlag进位标志右进位为1AFAuxiliaryFlag辅助进位标志第3位右进位置1半字节）PFParityFlag奇偶进位标志结果中1的个数位为偶数置1。,4.指令指针寄存器和标志寄存器,控制信息由系统程序或用户程序根据需要用指令设置，控制标志（3个）DFDirectionFlag方向标志DF为1，SI、DI减量，由高地址向低地址处理；DF为0，SI、DI增量，由低地址向高地址处理IFInteruptFlag中断标志IF为1时允许中断TFTrapFlag陷阱标志（又叫跟踪标志）每执行一条指令就引起一个内部中断。用于单步方式操作，TF为1，指令执行完后产生陷阱，由系统控制计算机；TF为0，CPU不产生陷阱，正常工作.,4.指令指针寄存器和标志寄存器,在本书第三章中介绍的汇编程序调试软件DEBUG中提供了测试标志位的方法，标志位0或1是用两个字母来表示的。,4.指令指针寄存器和标志寄存器,例题,例1MOVAX,1MOVBX,2ADDAX,BX指令执行后，AX3,OF0,CF0,ZF0,SF0例2MOVAX,FFFFHMOVBX,1ADDAX,BX指令执行后，AX0,OF0,CF1,ZF1,SF0,,,4.指令指针寄存器和标志寄存器,2.1.38086的工作模式和引脚特性,1.芯片引脚特性的描述2．8086的工作模式3．8086的引脚特性,1.芯片引脚特性的描述,引脚的功能即引脚信号的定义信号的有效电平指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面加有一条横线，引脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效，分别表示不同的状态或数值。还有些引脚信号为边沿有效。信号流向芯片与其他部件的联系全靠在引脚上传送信息，这些信息可能自芯片向外输出，也可能从外部输入到芯片，还可能是双向的。引脚的复用为了以少量引脚提供更多的功能，会采用引脚复用的做法。三态能力“三态”能力是指有些引脚除了能正常输出或输入高、低电平外，还能输出高阻状态。当它输出高阻状态时，表示芯片实际上已放弃了对该引脚的控制，使之“浮空”。这样，与总线相连接的其它设备就可以获得对总线的控制权，系统转为接受总线的设备控制下工作。,,,2.８０８６的工作模式,8086有两种工作模式最小模式和最大模式。（1）8086系统处于最小模式，就是系统中的CPU只有8086单独一个处理器。在这种系统中，所有总线控制信息都直接由8086产生，系统中总线控制逻辑电路被减到最少，这些特征就是最小模式名称的由来。最小模式适合于较小规模的系统。（2）在最大模式系统中有多个微处理器，其中必有一个主处理器8086，其他处理器称为协处理器或辅助处理器，承担某一方面的专门工作。,3.8086的引脚特性,VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLDRQ/GT0HLDARQ/GT1WRLOCKM/IOS2DT/RS1DENS0ALEQS1INTAQS0TESTREADYRESET,8086有40个引脚，其中第33（最小/最大模式）脚很关键，它是一条输入线，可以加高电平，也可以加低电平，由该线所加电平的高或低电平决定24-31引脚的功能（24-31引脚的功能取决于8086工作在最小模式还是最大模式）其他引脚不受第33引脚的影响，我们把这部分引脚称为一般引脚。,最小模式引脚的功能定义直接点击相关引脚进入说明,3.8086的引脚特性,（1）最小模式140引脚的功能定义①MN/（最小/最大模式）输入，高、低电平均有效。MN/1，8086系统设置为最小模式，MN/0，8086设置为最大模式。在最小模式系统中，全部控制信号由8086提供。②VCC、GND（电源、地）输入。8086VCC接入的电压为5V10，GND有两条（1，20脚）。,,,3.8086的引脚特性,③CLK（系统时钟）输入。8086CLK与时钟发生器8284A的时钟输出端CLK相连接。该时钟信号的占空比为33（即低、高之比为2﹕1）。8086要求的时钟频率为5MHZ，8086-1要求的时钟频率为10MHZ，8086-2要求的时钟频率为7MHZ。系统时钟为CPU和总线控制逻辑电路提供了时序基准。④AD15AD0（地址/数据）复用线，双向，三态。在总线周期的T1状态，输出要访问的存储器或I/O端口的地址；T2T4状态，作为数据传输线。在CPU进行响应中断、DMA方式时，这些线处于浮空状态（高阻态）。,,3.8086的引脚特性,⑤A19A16/S6S3（地址/状态）复用线，输出，三态。A19A16是地址的高4位，在T1时输出地址，S6S3是CPU的状态信号，在T2T4时输出CPU状态。当访问存储器时，T1输出的A19A16与AD15AD0组成20位地址信号，而访问I/O端口时，A19A160000，AD15AD0为16位地址信号。在T2T4时，状态信号的S60，表示当前8086与总线相连，S5标志中断允许IF的状态，S4和S3组合指示当前使用的段寄存器（00，01，10，11分别指ES，SS，CS，DS）。在进行DMA方式时，这些线浮空。,⑥/S7（数据线高8位开放/状态）复用线，输出，三态。在T1状态，输出信号，表示高8位数据线D15D8上的数据有效；在T2T4状态，输出S7状态信号（在8086中，S7作为备用状态信号，未用）。和A0组合起来表示当前数据在总线上的格式，如表2-4所示。,3.8086的引脚特性,3.8086的引脚特性,如果想从奇地址读/写一个字的话，分两个总线周期实现,,3.8086的引脚特性,⑦ALE（地址锁存）输出，高电平有效。ALE是8086在每个总线周期的T1状态时发出的，其下降沿将8086CPU输出的AD15AD0、A19A16地址信息和锁存在CPU外部的地址锁存器中。注意ALE端不能被浮空。⑧（读）,（写）输出，低电平有效，三态。0，表示8086为存储器或I/O端口读操作0，表示8086为存储器或I/O端口写操作。它们在“同时”是互斥信号，在DMA时浮空。,,,3.8086的引脚特性,3.8086的引脚特性,RD0，表示8086为存储器或I/O端口读操作。当DMA时，此线浮空。WR0，表示8086为存储器或I/O端口写操作。当DMA时，此线浮空。具体到底是读取存储器某地址单元的内容还是某输入设备输入端口的内容，这取决于M/IO信号。在最小模式中，信号M/IO、WR、RD组合起来决定了系统中数据传送方式,3.8086的引脚特性,⑿READY（准备好）输入，高电平有效。READY表示数据传送结束与否，接时钟发生器8284A的READY端，得到一个经同步了的“准备好”信号。“准备好”的意思就是总线读周期时，存储器或I/O设备已把数据送上数据总线；总线写周期时，数据总线上的数据已经写入存储器或I/O设备。当READY0，CPU在T3之后，自动插入一个或几个等待状态Tw。一旦READY1，便是通知CPU数据传输完毕，而进入T4。,3.8086的引脚特性,,引脚图,3.8086的引脚特性,⒄HOLD（总线请求，输入），HLDA（总线允许，输出）高电平有效。在最小模式下，所有总线控制信息都直接由8086产生，系统中的其他总线主控部件要占用总线时，就需要这一对信号。HOLD和HLDA是一对配合使用的总线联络信号。当系统中的其他总线主控部件要占用总线时，向CPU发HOLD1总线请求。如果此时CPU允许让出总线，就在当前总线周期完成时，发HLDA1应答信号，且同时使具有三态功能的地址/数据总线和控制总线处于浮空，表示让出总线。总线请求部件收到HLDA1后，获得总线控制权，在这期间，HOLD和HLDA都保持高电平。当请求部件完成对总线的占用后，HOLD0总线请求撤消，CPU收到后，也将HLDA0。这时，CPU又恢复了对地址/数据总线和控制总线的占有权。,（2）最大模式2431引脚的功能定义。在最大模式下，许多总线控制信号不是由8086直接产生的，而是通过总线控制器8288产生。因此，8086在最小模式下提供的总线控制信号的引脚（2431脚）就得重新定义，改为支持最大模式之用。8086既然是最大模式，33脚MN/0是前提条件。,3.8086的引脚特性,3.8086的引脚特性,3.8086的引脚特性,②QS1，QS0（指令队列状态）输出。QS1，QS0组合起来提供前一个时钟周期指令队列的状态，以便让外部对8086BIU中指令队列的动作跟踪。QS0，QS1，组合与队列状态的对应关系见表2-6。,3.8086的引脚特性,3.8086的引脚特性,2.28086的系统组成和总线时序,2.2.18086的系统组成2.2.28086的总线时序,2.2.18086的系统组成,1．系统组成的特点2．最小模式系统组成3．最大模式系统组成4．存储器组织与分段5．I/O组织,__,___,1．系统组成的特点,1MN/MX端接VCC或GND，决定工作在最小模式或最大模式28084A为时钟发生器，外接15MHz振荡源，经8284A三分频后，得5MHz主频送到8086系统时钟端CLK。除此之外，8284A还将外部的复位信号RESET和就绪信号READY实现同步后发给8086相应引脚3用3片8282作地址锁存器，在T1时锁存地址/数据复用线上的地址A19-A0和BHE信号4当系统所连的存储器和外设较多时，需要增加数据总线的驱动能力5系统组成还必须有其他的一些，如半导体存储器RAM和ROM，外部设备的I/O接口，中断控制管理部件等组件,__,___,2.最小模式系统组成,A19A0,MRDCMWTCAMWCIORCIOWCAIOWCINTA,3.最大模式系统组成,总线控制器８２８８,最大模式与最小模式在总线部件配置上最主要的差别就是总线控制器8288。系统因包含多个处理器，需要解决主处理器和协处理器之间的协调工作以及对总线的共享控制等问题。为此，最大模式系统中要采用8288总线控制器。系统的许多控制信号不再由8086直接发出，而是由总线控制器8288对8086发出的控制信号进行变换和组合，以得到系统各种总线控制信号。8086最大模式系统的其他组件，例如，协处理器8087或8089，总线仲裁器8289，中断控制器8259，存储器，I/O接口等根据实际系统的需要选配，目的是支持多总线结构，形成一个多处理器系统。,地址总线BHE,控制总线,8288的两种工作方式,8288提供了两种工作方式，由IOBI/O总线工作方式信号决定。当IOB接地，8288适用于单处理器系统，称作系统总线方式，此时，还要求AEN接地，CEN接＋5V。图2-6给出的就是这种方式的系统的连接。当IOB接＋5V，且CEN接＋5V，8288则适合工作于多处理器系统，称作局部总线方式。,4.存储器组织与分段,所谓存储器分段技术就是把1MB空间分成若干逻辑段，每个逻辑段的容量≤64KB。段内地址是连续的，段与段之间是互相独立的。逻辑段可以在整个存储空间浮动，即段的排列可以连续、分开、部分重叠或完全重叠，非常灵活。这里所谓的重叠是指存储单元可以分属于不同的逻辑段。,存储器的逻辑分段,断开排列,存储器物理地址的形成,5.I/O组织,8086系统和外部设备之间是通过I/O接口进行相互传输信息的。每个I/O接口都有一个或几个I/O端口，一个端口往往对应于接口上一个寄存器或一组寄存器。微机要为每个I/O端口分配一个地址，称端口地址。端口地址和存储单元地址一样，应具有惟一的地址编码。微机I/O端口有两种编址方式（1）统一编址（2）独立编址,编址方式,统一编址这种编址方式是将I/O端口和存储单元统一编址，即把I/O端口置于存储器空间，也看作是存储单元。因此，存储器的各种寻址方式均可用来寻址I/O端口。在这种方式下I/O端口操作功能强，使用起来也很灵活，I/O接口与CPU的连接和存储器与CPU的连接相似。但是I/O端口占用了一定的存储空间，而且执行I/O操作时，因地址位数长，速度较慢。独立编址这种编址方法是将I/O端口进行独立编址，I/O端口空间与存储器空间相互独立。这就需要设置专门的输入、输出指令对I/O端口进行操作。8086系统采用的就是这种独立的I/O编址方式。,端口地址说明,8086使用A15～A0这16根地址线作为I/O端口地址线，可访问端口最多可达64K个8位端口或32K个16位端口。和存储器的字单元一样，对于奇地址的16位端口的访问，要进行两次操作才能完成。16位的I/O端口地址无需经过地址加法器产生，因而不使用段寄存器。从AB总线上发出的端口地址仍为20位，只不过最高四位A19～A16为0。,2.2.28086的总线时序,微型计算机系统内的所有操作都要按统一的时钟节拍进行。每项总线操作也都需要一定的时间，称之为总线周期。不同的总线操作需要不同的总线信号，而“总线时序”则是对这些信号的变化时间顺序的描述。1．最小模式下的读/写总线周期2．最大模式下的读/写总线周期,总线周期,8086CPU为了要与存储器及I/O端口交换数据，需要执行一个总线周期，即完成一次总线操作。依照数据传输的方向，总线操作分为总线读操作和总线写操作。总线读操作指CPU从存储器或I/O端口读取数据总线写操作指CPU将数据写入存储器或I/O端口一个基本的读/写周期包括4个T状态，即T1、T2、T3、T4。在存储器和外设速度较慢时，要在T3之后插入一个或几个等待周期Tw，以使其在数据传送时能与CPU同步。,1.最小模式下的读／写总线周期,8086CPU为了要与存储器I／O端口交换数据，需要执行一个总线周期，即完成一次总线操作。依照数据传输的方向，总线操作分为总线读操作和总线写操作。,1最小模式下的总线读操作,2最小模式下的总线写周期操作,3总线空闲状态,当CPU不执行总线周期时，总线接口部件不与总线打交道，进入总线空闲周期。此时，CPU内部指令队列已满，且EU单元正在进行有效的内部操作。所以说，总线空操作是总线接口部件对执行部件的等待状态。总线空闲周期由一系列T1构成，基本维持前一总线周期时的状态。如果前一个总线周期为写周期，AD15～AD0的数据仍被继续驱动；如果前一个总线周期为读周期，则AD15～AD0在空闲周期处于高阻状态。,2.1最大模式下的读总线周期,,2.2最大模式下的写总线周期,2.3高档微处理器,自1971年推出一般型微处理器4004以来，Intel所设计生产的微处理器一直占有相当大的市场。从8086／8088,80286,80386,80486到Pentium,PentiumPro,PentiumII,PentiumIII以及Pentium4每一次都将微型计算机带向全新的领域。2.3.180386微处理器2.3.2Pentium微处理器2.3.3Intel新技术,2.3.180386微处理器,1．80386的主要特点2．80386的内部结构3．80386的三种工作方式,1．80386的主要特点,采用全32位结构，其内部寄存器、ALU和操作是32位，数据线和地址线均为32位提供32位外部总线接口，最大数据传输率为32MB/s，具有自动切换数据总线宽度的功能具有片内集成的存储器管理部件MMU，可支持虚拟存储和特权保护，虚拟存储器空间可达64太字节（TB）具有实地址方式、保护方式和虚拟8086方式3种工作方式采用了比8086更先进的流水线结构，使其能高效、并行地完成取指、译码、执行和存储管理功能指令队列16字节长）,2.80386的内部结构,（1）总线接口部件（BIU）（2）指令预取部件（IPU）（3）指令译码部件（IDU）（4）指令执行部件（EU）（5）分段部件（SU）（6）分页部件（PU）,,（1）总线接口部件（BIU）,微处理器与系统的接口，其功能是在取指令、取数据、分段部件请求和分页部件请求时，有效地满足微处理器对外部总线的传输要求。BIU能接收多个内部总线请求，并且能按优先权加以选择，最大限度地利用所提供的总线宽度，为这些请求服务。,（2）指令预取部件（IPU）,职责是从存储器预先取出指令有一个能容纳16条指令的队列,（3）指令译码部件（IDU）,职责是从预取部件的指令队列中取出指令字节，对它们进行译码后存入自身的已译码指令队列中，并且作好供执行部件处理的准备工作。如果在预译码时发现是转移指令，可提前通知总线接口部件BIU去取目标地址中的指令，取代原预取队列中的顺序指令。,（4）指令执行部件（EU）,由控制部件、数据处理部件和保护测试部件组成。控制部件中包含着控制ROM、译码电路等微程序驱动机构。数据处理部件中有8个32位通用寄存器、算术逻辑运算器ALU、一个64位桶形移位器、一个乘除法器和专用的控制逻辑，它负责执行控制部件所选择的数据操作。保护测试部件用于微程序控制下，执行所有静态的与段有关的违章检验。执行部件EU中还设有一条附加的32位的内部总线及专门的总线控制逻辑，以确保指令的正确完成。,（5）分段部件（SU）,作用是应执行部件的请求，把逻辑地址转换成线性地址。在完成地址转换的同时还执行总线周期的分段合法性检验。该部件可以实现任务之间的隔离，也可以实现指令和数据区的再定位。,（6）分页部件（PU）,作用是把由分段部件产生的线性地址转换成物理地址，并且要检验访问是否与页属性相符合。为了加快线性地址到物理地址的转换速度，80386内设有一个页描述符高速缓冲存储器（TLB），其中可以存储32项页描述符，使得在地址转换期间，大多数情况下不需要到内存中查页目录表和页表。试验证明TLB的命中率可达98％。对于在TLB内没有命中的地址转换，80386设有硬件查表功能，从而缓解了因查表引起的速度下降问题。分段部件SU和分页部件PU统称为存储器管理部件MMU（MemoryManagementUnit）,六大功能部件之间的关系,六大功能部件的结构与连接图,3.80386的工作方式,80386有三种工作方式（1）实地址方式（2）保护虚拟地址方式（3）虚拟8086方式,（1）实地址方式,系统启动后，80386自动进入实地址方式。寻址方式、存储器管理、中断处理与8086一样。操作数默认长度为16位，但允许访问32位寄存器（在指令前加前缀）。不用虚拟地址，最大地址范围仍限于1MB，只采用分段方式，每段最大64KB。存储器中保留两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。80386的4特权级，在实地址方式下，程序在最高级0级上执行，80386指令集除了少数指令外，绝大多数指令在实地址方式下都有效。,（2）保护虚拟地址方式,所谓保护是在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。保护方式是80386最常用的方式，系统启动后先进入实地址方式，完成系统初始化后立即转到保护方式。这种方式提供了多任务环境下的各种复杂功能以及对复杂存储器组织的管理机制。只有在保护方式下，80386才能发挥其强大的功能。,（2）保护虚拟地址方式,保护虚拟地址方式特点1）存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描述。在保护方式下，80386寻址机构不同于8086，与80286类似，是通过描述符的数据结构来实现对内存访问的。2）强大的寻址空间。在保护方式下，80386可以寻址的空间大致64TB（246）。这个空间就是所谓的虚拟地址空间。3）使用80386的4级保护功能，可实现程序与程序、用户与用户、用户与操作系统之间的隔离和保护，为多任务操作系统提供优化支持。4）在保护方式下，80386既可以进行16位运算，又可进行32位运算。无论是16位，还是32位的运算，只要在保护方式下，它就能启动其分页单元，以支持虚拟内存。,（3）虚拟8086方式,所谓虚拟8086模式是指一个多任务的环境（Multitasking），即模拟多个8086的工作方式。在这个模式之下，80386被模拟成多个8086微处理器并行工作。虚拟8086模式允许80386将内存划分成若干部分，每个部分由操作系统分配给不同的应用程序，而应用程序、数据以及内存管理程序等部分则存放在所分配的内存中。因此操作系统可根据时间上的平均分配或优先权，分给每个应用程序的执行时间。,（3）虚拟8086方式,虚拟8086方式主要特点1）可执行原来采用8086书写的应用程序。2）段寄存器的用法与实地址方式一样，即段寄存器内容乘以16后加上偏移量即可得到20位的线性地址。3）可以使用分页方式，将1MB分为256个页面。分页内存是将内存以4KB为单位进行划分，每一个4KB称为一“页”，因此可以比段寻址方式划分要细，从而可处理较小的应用程序与数据段。4）在虚拟8086方式中，应用程序在最低特权3级上运行，因此80386指令系统中的特权指令不能使用。,实地址方式与虚拟8086方式的主要区别,实地址方式的内存管理只采用分段管理方式，不采用分页管理，而虚拟8086方式既分段又分页。存储空间不同。实地址下的最大寻址空间为1MB，而虚拟8086方式下每个任务可以在整个内存空间寻址，即1MB的寻址空间可以在整个存储器范围内浮动，因此V86方式实际寻址空间为4GB。实地址方式下微处理器所有的保护机制都不起作用，因此不支持多任务，而虚拟8086方式即可以运行8086程序，又支持多任务操作，这就解决了80286保护方式既要维持保护机制，又要运行8086程序的矛盾。虚拟8086方式可以是80386保护方式中多任务操作的一个任务，而实地址方式总是针对整个80386系统。,2.3.2Pentium微处理器,1．Pentium的主要特点2．Pentium的内部结构3．Pentium的发展,1．Pentium的主要特点,超标量Superscalar流水线浮点运算部件分支预测双Cache指令固化增加总线宽度其它特点,2．Pentium的内部结构,,3.Pentium的发展,2.3.3Intel新技术,1．超线程技术2.Intel64位技术3.Intel多核技术,1．超线程技术,所谓的超线程技术，就是在一个IA-32CPU内，两个或多个逻辑处理器通过共享物理处理器上的几乎所有执行资源并各自维持一套完整的结构状态，从而在一个物理处理器模拟出两个或更多的逻辑处理器。这样，CPU就可以并行的执行两个分离的代码流，也就提高了执行多线程操作系统和应用程序，以及多任务环境下执行单线程程序的性能。与超线程技术所带来的性能提升相比，它几乎不用增加额外的成本，只需小规模的改变处理器的设计。,2.Intel64位技术,（1）兼容模式允许大多数32位软件无须修改就能运行在64位操作系统中，然而运行在虚拟8086模式下或使用硬件任务管理中的传统应用程序将无法工作。兼容模式像传统的保护模式，应用程序只能存取线性地址空间中的第一个4GB。兼容模式必须使用16位和32位的地址和操作数。（2）64位模式能让64位操作系统运行可存取64位地址空间的应用软件。①可以访问64位线性地址空间。②可以访问8个新的通用寄存器R8–R15。③可以访问为了流SIMD扩展而增加的寄存器XMM8–XMM15。④可以访问新增加到64位的通用寄存器RAX,RBX,RCX,RDX,RSI,RDI,RBP,RSP和一个64位的指令指针（RIP）。⑤有统一的寄存器字节寻址。⑥有快速中断优先级机制。⑦有一种新的指令指针相对寻址方式。,3.Intel多核技术,